SERDES szeletek az Asic platformon

Az LSI Logic új tervezési lehetőségeket adott a RapidChip strukturált Asic-családjához nagysebességű soros alkalmazásokhoz.

A cég legutóbb bevezetett MatrixRAM belső memória architektúráján alapuló 48 SERDES (sorosító / érdeklődő) elem, legfeljebb ötmillió kapu és 3,7Mbites RAM-érték áll rendelkezésre. A nagy sávszélességű memória interfészek, például a DDR2 és a QDR támogatása is támogatott.

Az Xtreme2 családnak hívják, különféle SERDES kombinációkat kínál a GigaBlaze és a Hydra néven. A 4,25 Gbit / s adatátviteli sebességgel a támogatott szabványok közé tartozik, de nem korlátozódik ezekre: Gigabites Ethernet, 10 Gigabites Ethernet (XAUI), PCI Express (beleértve az ASI-t), Fiber Channel, InfiniBand, CX4, Serial Rapid IO, SGMII, SPI4.2, SPI5, SAS, SATA és HyperTransport szabványok.

A MatrixRAM architektúra memória tömbökből áll, amelyeket külön-külön is felhasználhatunk, vagy kombinálhatunk nagyobb szélességű és mélységű konfigurált memóriák létrehozására.

A támogatott memóriastandardok között szerepel a DDR2, amely egyre inkább a vállalati számítástechnika domináns technológiája; Az RLDRAM2 és az FCRAM2 közös a nagy teljesítményű hálózatokban és a QDR általános a tárolási hálózatokban.

Az olyan gyors LVDS buszok, mint az SPI-4.2, konfigurálható I / O-ban is megvalósíthatók.

www.lsilogic.com

Tel .: 01344 413204